PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-112328

(43)Date of publication of application: 14.04.1992

(51)Int.CI.

GO6F 9/38 GO6F 9/38

GO6F 12/08

(21)Application number: 02-232783

(71)Applicant: NEC CORP

(22)Date of filing:

03.09.1990


(72)Inventor: MIYAZAWA FUMIHIKO

(54) DEGENERATION CONTROL SYSTEM FOR STORE INSTRUCTION

(57)Abstract:

PURPOSE: To minimize the sweep-out processing frequency to a main storage by merging together both preceding and subsequent store instructions and registering both instructions into a store buffer as a single store instruction if the subsequent store instruction is received when the store buffer stores the preceding store instruction that is not swept out to the main storage.

CONSTITUTION: The store address coincidence detection means 23–15 compare the store addresses of the preceding store instructions stored in the store address buffers 7–9 with the store addresses of the subsequent store instructions which are registered in the buffers 7–9. When the coincidence is obtained between these two types of store addresses, the store degeneration pointing flags 10–12 are turned on. Then the store data merging means 31–33 merge the store data on the preceding store instructions with which the flags 10–12 are turned on into the store data with which



the store mask information on the subsequent store instructions are turned on in the timing when the store data are registered in the store data buffers 13-15. Thus just a single sweep-out processing suffices to a main storage.

⑩ 日本国特許庁(JP)

① 特許出願公開

平4-112328 ~ ⑫ 公 開 特 許 公 報(A)

Silnt, Cl. 5

1

識別記号

庁内整理番号

④公開 平成 4年(1992) 4月14日

G 06 F

9/38

3 5 0 3 1 0 X AC

7927-5B 7927-5B

12/08

審査請求 未請求 請求項の数 1 (全7頁)

60発明の名称

ストア命令の縮退制御方式

類 平2-232783 の特

願 平2(1990)9月3日 22出

⑫発 明 者 宮 沢

文彦

東京都港区芝5丁目7番1号 日本電気株式会社内

何出 顖 人 日本電気株式会社 東京都港区芝5丁目7番1号

理 弁理士 河原 個代 純---

細

1. 発明の名称

ストア命令の縮退制御方式

2. 特許請求の範囲

ストアバッファを備えストア命令の実行をサポ - トする演算処理装置および主記憶装置を有する パイプライン処理方式の情報処理装置において、

「ストアバッファ内に存在する主記憶装置に対し て未掃出しの先行ストア命令と同一のストアアド レスへの後続ストア命令を受け付けたことを検出 し後続ストア命令のストアアドレスをストアアド レスパッファに登録せずに先行ストア命令のワー ド位置のストア縮退指示フラグをセットするスト アアドレス一致検出手段と、

前記ストア縮退指示フラグがセットされている 状態で後続ストア命令のストアデータがストアデ ータバッファに送られてきたときに後続ストア命 令のストアマスク情報がオンであるパイト単位の ストアデータを先行ストア命令の同一バイト単位 のストアデータに対してマージして後続ストア命 今のストアデータをストアデータバッファに昏ほ するストアデータマージ手段と

を有することを特徴とするストア命令の縮退制 御方式.

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は命令の高速処理方式に関し、特にパイ プライン処理方式の情報処理装置におけるストア 命令の縮退制御方式に関する。

(従来の技術)

従来、この種のパイプライン処理方式の情報処 理装置では、ストアバッファ内に主記憶装置に対 して未掃出しの先行するストア命令 (以下、先行 ストア命令という)が存在するときに先行ストア 命令と同一のストアアドレスに対してストアしよ うとする後続するストア命令 (以下、後続ストア 命令という)があった場合でも、後続ストア命令 を先行ストア命令とは別にストアバッファに登録 し、主記憶装置に対しても先行ストア命令と後続 ストア命令とを別々に掃出し処理していた。

・ 〔発明が解決しようとする課題〕

本発明の目的は、上述の点に鑑み、ストアバッファ内に主記憶装置に対して未帰出しの先行ストア命令と同一のストアアドレスに対する後続ストア命令があった場合、先行ストア命令と後続ストア命令とをマージして1つのストア命令としてストアバッファに

て後続ストア命令のストアデータをストアデータ パッファに登録するストアデータマージ手段とを 有する。

(作用)

(実施例)

次に、本発明について図面を参照して詳細に説

登録し、主記憶装置に対して1回の帰出し処理を 行えばすむようにしたストア命令の縮退制御方式 を提供することにある。

(課題を解決するための手段)

本発明のストア命令の縮退制御方式は、ストア バッファを備えストア命令の実行をサポートする 演算処理装置および主記憶装置を有するパイプラ イン処理方式の惰報処理装置において、ストアバ ッファ内に存在する主記憶装置に対して未掃出し の先行ストア命令と同一のストアアドレスへの後 続ストア命令を受け付けたことを検出し後続スト ア命令のストアアドレスをストアアドレスパッフ ァに登録せずに先行ストア命令のワード位置のス トア縮退指示フラグをセットするストアアドレス 一致検出手段と、前記ストア縮退指示フラグがセ ットされている状態で後続ストア命令のストアデ ータがストアデータバッファに送られてきたとき に後続ストア命令のストアマスク情報がオンであ るパイト単位のストアデータを先行ストア命令の 同一バイト単位のストアデータに対してマージし

明する。

第1図は、本発明の一実施例に係るストア命令 の縮退制御方式が適用されたストアバッファの構 成を示す回路プロック図である。このストアバッ ファは、ストアアドレス登録ポインタ (WAO) 1と、ストア掃出しポインタ (RA) 2と、スト アデータ登録ポインタ(WA1) 3 と、 3 個のデ コーダ4~6と、(N (正整数) +1) 個のスト アアドレスパッファ (SAO~SAN) 7~9と、 (N+1) 対のストア縮退指示フラグ10~12 と、 (N+1) 個のストアデータバッフォ (SD 0~SDN) 13~15と、(N+1) 個のスト アマスクバッファ (SM0~SMN) 16~18 と、3個のストアバッファ帰出しセレクタ19~ 21と、ノア回路22と、 (N+1) 個のストア アドレス一致検出回路23~25と、(N+1) 個のアンド回路26~28と、アンド回路29と、 ノア回路30と、 (N+1) 個のセシクタ31~ 33と、(N+1)個のオア回路34~36と、 アンド回路37とから構成されている。

、 ストアアドレス登録ポインタ(WAO) 1 は、 ストアアドレス登録指示信号に基づいてアンド回 路29から出力されるライトイネープル信号(W E) によってサイクリックに1つずつカウントア ップされる回路で、ストアアドレスを登録するス トアアドレスパッファ (SAO~SAN) 7~9 のワード位置を表し、デコーダ4およびアンド回 路26~28を介してストアアドレスバッファ(SA0~SAN)7~9に接続されている。

ストア掃出しポインタ (RA) 2は、ストアバ ッファ掃出し指示信号をライトイネーブル信号(WE)としてサイクリックに1つずつカウントア ップされる回路で、デコーダ5を介してストアバ ッファ掃出しセレクタ19~21に接続されてい

ストアデータ登録ポインタ(WA1) 3 は、ス トアデータ登録指示信号に基づいてアンド回路3 7から出力されるライトイネープル信号 (WE) によってサイクリックに1つずつカウントアップ される回路で、デコーダ6を介してセレクタ31

憶装置 (図示せず) に掃き出させるセレクタであ

ノア回路22は、各ワード位置のストア縮退指 示フラグ10~12の論理和の否定をとる回路で、 ストア命令の縮退処理が実行されるタイミングで 出力が"0"となってストアデータ登録指示信号 を無効化し、ストアデータ登録ポインタ(WAI) 3のカウントアップを阻止する。

ストアアドレス一致検出回路23~25は、ス トアアドレスバッファ(SA0~SAN)7~9 のいずれかに格納されている先行ストア命令のス トアアドレスと送られてきた後続ストア命令のス トアアドレスとが一致したときに出力を"1"に するコンパレータであり、ストア縮退指示フラグ 10~12にそれぞれ接続されているとともに、 ノア回路30の入力にそれぞれ接続されている。

アンド回路26~28は、ストアアドレスパッ ファ (SAO~SAN) 7~9へのライトイネー プル信号 (WE) を作成する回路で、ストアアド レス登録ポインタ (WA0) 1が示すワード位置 ~33の一方の入力に接続されている。

ストアアドレスバッファ (SA0~SAN) 7 ~9は、ストアアドレスをワード単位に保持する バッファ群である。

ストア縮退指示フラグ10~12は、ストア命 今の縮退処理を行うか否かをワード単位に表すフ ラグ群であり、*1 ′ (オン) のときにストア命 会の縮退処理を行うことを示す。

ストアデータバッファ (SD0~SDN) 13 ~15は、ストアデータをワード単位に保持する バッファ群である。

ストアマスクバッファ (SM0~SMN) 1 6 ~18は、ストアマスク情報をワード単位に保持 するバッファ群である。

ストアバッファ掃出しセレクタ19~21は、 ストアアドレスバッファ (SAO~SAN) 7~ 9 のストアアドレス、ストアデータバッファ (S D O ~ S D N) 1 3 ~ 1 5 のストアデータおよび ストアマスクバッファ (SM0~SMN) 16~ 18のストアマスク博報をそれぞれ選択して主記

のストアアドレスパッファ (SAO~SAN) 7 ~9で、ストアアドレス登録指示信号が『1゜で あり、かつノア回路30の出力が゜l゜でストア 命令の縮退処理が不要ならば、ライトイネーブル 条件が成立する。

アンド回路29は、ストアアドレス登録指示ポ インタ(WA0)1のライトイネーブル信号(W E)を作成する回路で、ストアアドレス登録指示 信号が『1°であり、かつノア回路30の出力が 『1『でストア命令の縮退処理が不要ならば、ラ イトイネーブル条件が成立する。

ノア回路30は、ストアアドレス一致検出回路 23~25の出力の論理和の否定を示す回路で、 出力が"0"でストア命令の縮退処理を行うこと を示し、アンド回路26~29によりストアデー 夕登録指示信号を無効化して後続ストア命令のス トアアドレスのストアアドレスバッファ (SA0 ~SAN)7~9への登録を阻止する。

セレクタ31~33は、通常のストアデータの 登録時にはストアデータ登録ポインタ (W A l)

1、3の出力をストアデータバッファ(SDO~SDN)13~15およびストアマスクバッファ(SMO~SMN)16~18のライトイネーブル信号(WE)として選択し、ストア縮退指示フラグ10~12が"1"である場合には、演算部からのストアマスク情報をストアデータバッファ(SMO~SMN)16~18のライトイネーブル信号(WE)として選択する。

オア回路 3 4 ~ 3 6 は、後続ストア命令のストアデータのバイト単位の有効性を示すストアマスク情報をオンであるバイト単位に先行ストア命令のストアマスク情報にマージする回路である。

アンド回路 3 7 は、ストアデータ登録指示ポインタ (WA1) 3 のライトイネーブル信号 (WE) を作成する回路で、ストアデータ登録指示信号が、1・であり、かつノア回路 2 2 の出力が、1・でストア命令の縮退処理が不要ならば、ライトイネーブル条件が成立する。

第2図は、第1図に示したストアバッファにお

および読出しのアクセスが可能とし、1パイト単位にストアマスク情報を持つものとする。

サイクルT 1 において、先行ストア命令STA
が!Fステージに受け付けられると、サイクルT 4 において、先行ストア命令STAに関するスト アアドレスはストアアドレス登録ポインタ(W A 0) 1 で示されるストアアドレスバッファ(SA 0~SAN)7~9のワード位置に登録される。

サイクルT 5 において、E X ステージで先行ストア命令 S T A に関するストアデータおよびストアマスク情報は演算される。

サイクルT 6 において、演算結果後のストアデータおよびストアマスク情報はストアデータ登録ポインタ (WAI) 3 によって示されるストアデータバッファ (SD0~SDN) 13~15 およびストアマスクバッファ (SM0~SMN) 16~18 のワード位置にそれぞれ登録される。

一方、サイクルT2において、先行ストア命令 STAと同一のストアアドレスに対する後続スト ア命令STA がIFステージに受け付けられる けるストア命令のパイプラチン処理を示すタイム チャートである。

次に、このように構成された本実施例のストア 命令の縮退制御方式の動作について説明する。な お、ここでは、ストアデータは8バイトのデータ からなり、ストアデータは1バイト単位に書込み

と、サイクルT 4 において、ストアアドレス一致 検出回路 2 3 ~ 2 5 は、ストアアドレスバッファ (SAO~SAN) 7 ~ 9 に登録されているスト アアドレスと、このタイミングでストアアドレス バッファ (SAO~SAN) 7 ~ 9 に登録されよ うとしているストア命令 STA' のストアアドレ スとの一致を検出する。

このとき、すでに先行ストア命令STAのストアアドレスがストアアドレス登録ポインタ(WAO)1で示されるストアアドレス登録ポインタ(SAOへSAN)7~9のいずれかに登録されているので、ストアアドレス一致検出回路23~25のいずれかに登録される。また、このとれたので、ストアの出力がで1を決ちます。このとので、ストアアドレスを示しているので、ストアアドレス一致検出回路23~25のいずれかの出力がで1・、ノア回路30の出力がで0・と

はなり、アンド回路 2 6~2 8 の出力、すなわちストアアドレスバッファ(S A O~S A N) 7~9 のライトイネーブル信号(W E)が・0・となって、後続ストア命令 S T A・のストアアドレスバッファ(S A O~S A N) 7~ 9 への登録は行われない。さらに、ノア回路 3 Oの出力が・0・となることにより、アンド回路 2 9 の出力、すなわちストアアドレス登録ポインタ(W A O) 1 のカウントアップは行われない。

サイクルT6において、EXステージで後続ストア命令STA'のストアデータは演算部において処理される。

サイクルT 7 において、後続ストア命令STA'のストアデータおよびストアマスク情報は、ストアデータバッファ(SD0~SDN)13~15 およびストアマスクバッファ(SM0~SMN) 16~18~の登録タイミングとなる。このとき、 登録されるストアデータバッファ(SD0~SD

このようにして、サイクルT7において、主記 憶装置の同一のストアアドレスに対する先行スト ア命令STAおよび後続ストア命令STA'のマ ージが行われる。

サイクルT8において、ストアバッファ掃出し 指示信号がストア掃出しポインタ(RA) 2 に、ストアバッファ掃出しまれ、シークに与えられ、リークに与えられ、リークに与えられ、リークにはがデコータ 5 をかりからで、ロードではは、ロードではは、ロードではは、ロードではは、ロードではは、ロードではは、ロードではは、ロードでははは、ロードではは、ロードではは、ロードではは、ロードではは、ロードでははは、ロードでははは、ロードでははは、ロードで

以上により、従来ならばストアバッファに2命 令分として登録されていた先行ストア命令STA N) 13~15およびストアマスクバッファ (S M0~SMN) 16~18のワード位置は、セレ クタ31~33によりストア縮退指示フラグ10 ~12がオンとなっている先行ストア命令のスト アデータおよびストアマスク情報が登録されてい るワード位置に対して行われ、ストアデータバッ ファ (SD0~SDN) 13~15に対しては8 パイトの後続ストア命令STA'のストアデータ のうちの対応するストアマスク情報が『1"であ るバイト単位のストアデータがストア命令STA *のストアデータとして書き込まれ、ストアマス クバッファ (SM0~SMN) 16~18に対し てはオア回路34~36を介して先行ストア命令 STAのバイト単位のストアマスク情報と後続ス トア命令STA'のバイト単位のストアマスク情 報との論理和の値が書き込まれる。また、ノア回 路22の出力が"0"となっているので、ストア データ登録指示信号が無効化され、ストアデータ 登録ポインタ (WA1) 3のカウントアップは行 われない。

および後続ストア命令STA'が1つのマージされたストア命令STA'としてのみストアバッファに登録されるだけになり、またストア命令の帰出しのために時間を要する主記憶装置へのアクセス回数も1回で済むようになるので、処理の高速化が図られる。

(発明の効果)

以上説明したように本発明は、ストアバッファウに主記憶装置に対して未掃出しの先行ストトトトトラックのかったでをするときに後続ストアの合と後続ストアの合とを表したストアの合とと後続ストアの合とは、カージにより、従来記憶装置に対しても登録とした。2 の理では、1 の理を必要とした。2 のとして帰ることができる。2 が可能になり、処理の高速化を図ることができる。

1 4. 図面の簡単な説明

第1図は本発明の一実施例に係るストア命令の 縮退制御方式が適用されたストアバッファの構成 を示す回路ブロック図、

第2図は第1図に示したストアバッファにおけるストア命令のパイプライン処理を示すタイムチャート、

第3図はパイプライン処理ステージの一例を示す図である。

図において、

・・ストアアドレス登録ポインタ (WA0)、

2・・・ストア掃出しポインタ (RA)、

3・・・ストアデータ登録ポインタ(WA1)、

4~6・デコーダ、

10~12·ストア縮退指示フラグ、

13~15·ストアデータバッファ (SD1~ SDN)、 16~18 · ストアマスクバッファ (SM1~ SMN)、

19~21・ストアバッファ掃出しセレクタ、

22・・ノア回路、

23~25・ストアアドレス一致検出回路、

26~28 · アンド回路、

29・・アンド回路、

30・・ノア回路、


31~33・セレクタ、

34~36·オア回路、

37・・・アンド回路である。

特許出願人 日本電気株式会社代理人 弁理士河原純一

第 1 図



第3図

